뉴로모픽 반도체(홍진택 주무관님)

[CA/OS 목차]

 

1. 버스 병목현상 제거된 두뇌 모방 컴퓨팅칩, 뉴로모픽 반도체(Neuromorphic chip) 개요

• 다수 저전력 코어를 뉴런-시냅스 구조로 구성, 대규모 병렬 처리와 연산, 추론 및 인식에 강점 가진 시스템 반도체
• 특징) 메모리 병목 해결, 저전력 다수 코어, 대규모 병렬 처리

2. 뉴로모픽 칩의 구조원리 및 적용기술 

1). 뉴로모픽 칩의 구조 원리

  ‒ 주로 병렬로 다양한 입출력을 동시에 데이터 처리하는 방식

 

2). 뉴로모픽 칩의 적용 기술

구분	적용 기술	설명
스냅틱 코어	- Axon[(신경 세포의) 축색 돌기]	입력뉴런. 이전 코어에서 신호 수신
	- Dendrite[(신경 세포의) 수상 돌기]	출력뉴런, 다음 코어로 신호 전달
	- Synapse crossbar	입력 뉴런과 출력 뉴런의 전기적 연결 기술
신경망 신호처리	- Weight	출력에서 입력 신호 전달 활성화
	- Spike	뉴런 통해 전달되는 임계 전압 (전압 또는 전류 스파이크로 뉴런에게 전달)
	- PRNG	뉴런 연산시 의사 난수 생성(Pseudorandom Noise Generator)

‒ Synactic core는 학습을 통해 synapse cross를 활성과 비활성 시켜, spike 전달 여부를 결정

 

3. 뉴로모픽 칩과 기존 반도체 비교  

항목	뉴로모픽 칩	기존 반도체 칩
구성	뉴런, 시냅스(병렬식)	CPU, RAM, I/O(직렬식)
처리 데이터	디지털, 아날로그	디지털
처리 방식	병렬 처리	순차 처리
기본 소자	뉴런	논리 소자
실행 근거	학습	사전 프로그래밍
정보 저장	뉴런 간 연결강도	기억장치(RAM)
특징	낮은소모전력,학습	뛰어난 연산 능력
응용분야	연상, 추론, 인식	복잡한 계산

- 뉴로모픽 칩을 이용한 뉴로모픽 컴퓨팅 시스템으로 대규모 병렬 처리

 

참고1) 폰노이만 병목현상이란?

  1). 폰노이먼 구조 : 프로그램과 데이터영역 , 물리적 구분 없기 때문에 명령어+데이터가 같은 메모리, 버스 사용, 즉 CPU는 명령어, 데이터 동시 접근 불가한 아키텍쳐 CPU는 메모리로부터 명령어 fetch(인출) -> decode(해석) -> excute(실행) -> store(저장) 순,  폰노이먼은 내장 메모리 순차 처리 방식이라고도 함.

   2). 폰노이먼 병목 현상 : 뇌(CPU)에서 연산 속도 빠름, memory에서 데이터를 불러오는 속도 느리면 전체적 속도 느려짐. 즉, 계산속도는 기억장치에 영향 받음, 기억장치의 속도가 전체 시스템의 성능 저하 야기 

   3). 극복방안 : 하버드 구조(명령어, 데이터 버스 구분)->이것도 폰노이먼 구조기반으로 만들어져 근본 원인 해결은 아님, 대칭형 다중처리(SMP), 대규모 병렬컴퓨터(MPP) -> 병렬처리방식(하나의 프로그램 여러개 프로세서로 분담 동시 처리(속도는 빠라지고, 효율성)

 

참고2) 저전력 반도체 기술

    1). 반도체공정기술 : 미세해질수록(나노공정) 일정 면적에 반도체칩 더 많은 트랜지스터(transistor)를 담을 수 있음 

       칩에 더 많은 기능 장착 가능,

      크기 작아지면 짧아진 선로(interconnect) 길이로 인한 속도 증가.

       반도체 구동 위한 공급전압(supply voltage) 줄일 수 있음. -> 즉, "칩의 소비전력 줄임"

       물론) 단위 면적단 전력 전력 밀도가 높아짐->좁은면적에서 많은 열 발생, 열방출도 쉽지 않음

    2). 반도체 설계 시 저전력 설계 방법 채택 : 설계 시, Gate수 고려, 칩 동작온도 고려[millitary(-55~125), AECQ100-1 (-40~125), Industrial(-40~85), Commercial(0~70)]

    3). 반도체칩 기능 제한(Spec)